Inženir za FPGA Design

Delo inženirja za FPGA design za nadzor mikrokrmilnikov in komunikacijskih kanalov v realnem času obsega:

  • Zasnovo, načrtovanje, izgradnjo, testiranje in dokumentiranje novih dizajnov
  • Performančne analize in optimizacije obstoječih dizajnov
Od kandidatov zahtevamo:
  • Vsaj 1 leto izkušenj z načrtovanjem FPGA dizajnov
  • Dobro poznavanje programskih jezikov Verilog in/ali VHDL
  • Poznavanje principov RTL kodiranja
  • Znanje angleškega jezika
Zaželjeno:
  • Poznavanje načrtovanja električnih vezij
  • Poznavanje C/C++ programskih jezikov
  • Poznavanje protokolov (AXI, ETH, CAN, JTAG,...)
Kandidatom ponujamo:
  • Zaposlitev za nedoločen čas po 6-mesečni poskusni dobi
  • Delo v zadovoljnem kolektivu, ki ti bo nudil podporo pri tvojem delu
  • Delo z najnovešimi tehnologijami in orodji
  • Dodatno pokojninsko zavarovanje- Brezplačno parkirno mesto
Zahtevana znanja:
  • FPGA design - napredno znanje
  • Verilog / VHDL - napredno znanje
  • RTL kodiranje - napredno znanje
  • Angleški jezik - napredno znanje

Pošljite nam svojo prijavo s svojim življenjepisom na jobs@isystem.si. Veselimo se stika z vami!